【矽通孔三維封裝技術】

內容簡介

矽通孔（TSV）科技是當前先進性**的封裝互連科技之一，基於TSV科技的三維（3D）封裝能够實現晶片之間的高密度封裝，能有效滿足高功能晶片超薄、超小、多功能、高性能、低功耗及低成本的封裝需求。 本書針對TSV科技本身，介紹了TSV結構、效能與集成流程、TSV單元工藝、圓片級鍵合科技與應用、圓片减薄與拿持科技、再佈線與微凸點科技； 基於TSV的封裝技術，介紹了2.5D TSV仲介層封裝技術、3D WLCSP科技與應用、3D集成電路集成工藝與應用、3D集成電路的散熱與可靠性。

作者簡介

於大全博士，廈門大學微電子與集成電路系主任、閩江學者特聘教授、博導，中科院百人計畫，國家02重大專項總體組特聘專家、中國電晶體行業協會MEMS分會副理事長、全國半導體器件標準化技術委員會委員。 國家自然科學基金專案、國家科技重大專項02專項、中科院百人計畫項目主持人。

目錄

第1章三維封裝發展概述

1.1封裝技術發展

1.2拓展摩爾定律――3D封裝

1.2.1 3D封裝驅動力

1.2.2 3D TSV封裝優勢

1.3 3D封裝技術發展趨勢

1.4本書章節概覽

第2章TSV結構、效能與集成流程

2.1 TSV定義和基本結構

2.2 TSV工藝流程概述

2.3 Via-middle科技

2.4 Via-last科技

2.5其他TSV技術路線

2.6本章小結

第3章TSV單元工藝

3.1 TSV刻蝕科技

3.2 TSV側壁絕緣科技

3.3 TSV黏附層、擴散阻擋層及種子層沉積科技

3.4 TSV電鍍填充科技

3.5 TSV平坦化科技

3.6 TSV背面露銅科技

3.7本章小結

第4章圓片級鍵合科技與應用

4.1圓片級鍵合與3D封裝概述

4.1.1圓片-圓片鍵合與晶片-圓片鍵合

4.1.2直接鍵合與間接鍵合

4.1.3正面-正面鍵合與正面-背面鍵合

4.1.4圓片級鍵合與多片/單片3D集成

4.2介質鍵合科技

4.2.1介質鍵合科技簡介

4.2.2氧化矽親水性鍵合

4.2.3聚合物膠熱壓鍵合

4.3金屬圓片鍵合科技

4.3.1金屬直接鍵合科技簡介

4.3.2銅-銅熱壓鍵合

4.3.3表面活化鍵合

4.4金屬/介質混合鍵合科技

4.4.1混合鍵合科技簡介

4.4.2銅/氧化矽混合鍵合

4.4.3銅/聚合物膠混合鍵合

4.4.4微凸點/聚合物膠混合鍵合

4.5本章小結

第5章圓片减薄與拿持科技

5.1圓片减薄科技

5.1.1圓片减薄工藝

5.1.2圓片切邊工藝

5.1.3中心區域减薄無載體薄圓片拿持科技

5.2圓片臨時鍵合科技

5.2.1臨時鍵合膠的選擇

5.2.2載片的選擇

5.2.3臨時鍵合質量的評估標準

5.3圓片拆鍵合科技

5.3.1熱滑移方法

5.3.2紫外光剝離方法

5.3.3濕法溶解方法

5.3.4疊層膠體縱向分離方法

5.3.5區域鍵合方法

5.3.6雷射拆鍵合方法

5.4臨時鍵合資料

5.4.1熱滑移拆鍵合資料

5.4.2機械拆臨時鍵合資料

5.4.3紫外雷射拆鍵合資料

5.4.4紅外雷射拆鍵合資料

5.5本章小結

第6章再佈線與微凸點科技

6.1再佈線科技

6.1.1圓片級扇入型封裝再佈線科技

6.1.2圓片級扇出型封裝再佈線科技

6.2釺料凸點科技

6.2.1釺料凸點製備

6.2.2基於釺料凸點的2.5D/3D封裝

6.3銅柱凸點科技

6.3.1銅柱凸點簡介

6.3.2銅柱凸點互連機制及應用

6.4銅凸點科技

6.4.1銅凸點簡介

6.4.2銅凸點互連機制及應用

6.5本章小結

第7章2.5D TSV仲介層封裝技術

7.1 TSV仲介層的結構與特點

7.2 TSV仲介層科技發展與應用

7.3 TSV仲介層電效能分析

7.3.1 TSV的傳輸特性研究

7.3. 2中介層互連線傳輸特性分析

7.3.3 TSV仲介層信號完整性模擬分析

7.3.4 TSV仲介層電源完整性模擬分析

7.3.5 TSV仲介層版圖設計

7.4 2.5 D TSV仲介層封裝熱設計與模擬

7.4.1 Z方向等效導熱係數

7.4.2 X-Y方向等效導熱係數

7.4.3仲介層對封裝熱阻的影響

7.5 2.5D TSV仲介層封裝研究實例

7.5.1 TSV仲介層電路結構設計

7.5.2 TSV仲介層工藝流程

7.5.3有機基板設計與模擬

7.5.4仲介層工藝研究

7.6本章小結

第8章3D WLCSP科技與應用

8.1基於TSV和圓片鍵合的3D WLCSP科技

8.1.1圖像感測器圓片級封裝技術

8.1.2車載圖像感測器產品圓片級封裝技術

8.1.3垂直TSV科技圖像感測器圓片級封裝工藝

8.2基於Via-last型TSV的埋入矽基3D扇出型封裝技術

8.2.1封裝工藝流程

8.2.2封裝工藝研究

8.2.3背面製造工藝流程

8.3 3D圓片級扇出型封裝技術

8.4本章小結

第9章3D集成電路集成工藝與應用

9.1 3D集成電路集成方法

9.1.1 C2C堆疊

9.1.2 C2W堆疊

9.1.3 W2W堆疊

9.2記憶體3D集成

9.2.1三星動態隨機存取記憶體

9.2.2美光混合立方記憶體

9.2.3海力士高頻寬記憶體

9.3異質晶片3D集成

9.3.1異質集成射頻器件

9.3.2集成光電子器件

9.4無凸點3D集成電路集成

9.5 3D集成模組化綜合

9.6本章小結

第10章3D集成電路的散熱與可靠性

10.1 3D集成電路中的熱管理

10.1.1熱阻分析法

10.1.2有限元分析法

10.2 3D集成電路散熱影響因素與改進

10.3 TSV電學可靠性

10.4 TSV雜訊耦合

10.5 TSV的熱機械可靠性

10.5.1 TSV中的熱機械失效

10.5.2 TSV熱機械可靠性影響因素

10.6 3D集成電路中的電遷移

10.6.1電遷移現象

10.6.2電遷移的基本理論

10.6.3溫度和應力對電遷移的影響

10.6.4電遷移失效模型

10.6.5影響電遷移的因素和降低電遷移的措施

10.7 3D集成電路中的熱力學可靠性

10.7.1封裝結構對可靠性的影響

10.7.2 3D集成電路中的失效問題

10.7.3 3D集成電路熱力學分析與測試

10.8 3D封裝中晶片封裝交互作用

10.8.1封裝形式對晶片失效的影響

10.8.2晶片和封裝互動影響問題

10.8.3互動影響分析和設計

10.9本章小結

參考文獻

------------------------------------------

【功率電晶體封裝技術】

內容簡介

功率半導體器件廣泛應用於消費電子、工業、通信、電腦、汽車電子等領域，現時也逐漸應用於軌道交通、智慧電網、新能源汽車等戰略性新興產業。 本書著重闡述功率半導體器件的封裝技術、測試技術、模擬技術、封裝資料應用，以及可靠性試驗與失效分析等方面的內容。 本書共10章，主要內容包括功率電晶體封裝概述、功率電晶體封裝設計、功率電晶體封裝工藝、IGBT封裝工藝、新型功率電晶體封裝技術、功率器件的測試技術、功率電晶體封裝的可靠性試驗、功率電晶體封裝的失效分析、功率電晶體封裝資料、功率電晶體封裝的發展趨勢與挑戰。

作者簡介

虞國良，通富微電子公司高級工程師，中國電晶體行業協會集成電路分會副秘書長、SEMI CHINA封測委員會委員，第十八届電子封裝國際會議技術委員會聯合主席。 曾任中國電晶體行業協會封裝分會副秘書長。 曾負責02專項有10多項，並獲得了國家、行業和省市的多項獎勵。

目錄

第1章功率電晶體封裝概述

1.1概述

1.1.1功率半導體器件概述

1.1.2功率電晶體發展歷程[2-6]

1.2功率電晶體封裝

1.2.1功率電晶體封裝的特點

1.2.2分立功率器件封裝

1.2.3功率電晶體模塊封裝

1.2.4功率集成電路封裝

1.3功率半導體器件的市場和應用

1.4小結

參考文獻

第2章功率電晶體封裝設計

2.1功率電晶體封裝設計概述

2.1.1封裝設計

2.1.2建模和模擬

2.2電學設計

2.2.1寄生參數簡介

2.2.2功率電晶體封裝寄生參數

2.2.3功率器件封裝電學建模及模擬

2.3熱設計

2.3.1傳熱理論基礎

2.3.2熱阻

2.3.3常見功率半導體器件的冷卻方法

2.3.4熱模擬及優化設計

2.4熱機械設計

2.4.1應力分析

2.4.2熱機械模擬

2.5電熱力耦合設計

2.6小結

參考文獻

第3章功率電晶體封裝工藝

3.1功率半導體器件主要封裝外形

3.2功率半導體器件典型封裝工藝

3.2.1圓片减薄

3.2.2貼片

3.2.3劃片

3.2.4裝片

3.2.5鍵合

3.2.6塑封

3.2.7塑封後固化

3.2.8去飛邊

3.2.9電鍍

3.2.10列印

3.2.11切筋成形

第4章IGBT封裝工藝

4.1 IGBT器件封裝結構

4.2 IGBT器件封裝工藝

4.2.1晶片配組

4.2.2晶片焊接

4.2.3晶片焊層空洞檢測

4.2.4鍵合

4.2.5子單元焊接

4.2.6外殼安裝

4.2.7矽凝膠灌封

4.2.8電極折彎

4.2.9 IGBT例行試驗

參考文獻

第5章新型功率電晶體封裝技術

5.1 SiC功率半導體器件的封裝技術

5.1.1 SiC功率半導體器件主要封裝外形及特點

5.1.2 SiC功率半導體器件封裝關鍵工藝

5.2 GaN功率半導體器件的封裝技術

5.2.1 GaN功率半導體器件主要封裝外形及封裝特點

5.2.2 GaN功率半導體器件封裝關鍵工藝

第6章功率器件的測試技術

6.1測試概述

6.2測試標準

6.3參數測試

6.3.1靜態參數測試

6.3.2動態參數

6.3.3絕緣測試

6.4電效能抽樣測試及抽樣標準

6.5測試資料分析

第7章功率電晶體封裝的可靠性試驗

7.1概述

7.1.1可靠性試驗的目的

7.1.2可靠性試驗的分類

7.1.3可靠性試驗的應用

7.2環境類試驗

7.2.1濕氣敏感等級試驗與預處理試驗

7.2.2溫度迴圈試驗

7.2.3高壓蒸煮試驗

7.2.4高溫高濕試驗

7.2.5高溫儲存試驗

7.2.6低溫儲存試驗

7.2.7高速老化試驗

7.3壽命類試驗

7.3.1高溫反偏試驗

7.3.2電耐久試驗

7.3.3間歇壽命試驗

7.3.4高溫壽命試驗

7.4其他試驗

7.4.1可焊性試驗

7.4.2耐溶性試驗

7.4.3耐火性試驗

7.5產品的工程試驗方法

第8章功率電晶體封裝的失效分析

8.1概述

8.1.1封裝失效分析的目的和應用

8.1.2封裝失效機理

8.2失效分析方法

8.2.1電效能分析

8.2.2無損分析

8.2.3有損分析

8.3封裝失效的主要影響因素

8.3.1工作環境

8.3.2封裝應力

8.4失效分析方案設計與實例

8.4.1失效分析方案設計

8.4.2失效分析實例

8.5小結

參考文獻

第9章功率電晶體封裝資料

9.1功率電晶體封裝資料的關鍵性質

9.1.1力學性能

9.1.2熱學效能

9.1.3電學效能

9.1.4理化效能

9.2塑封資料

9.2.1環氧塑封料

9.2.2矽凝膠封裝資料

9.2.3模塊外殼與蓋板資料

9.3晶片粘接資料

9.3.1銀漿

9.3.2錫焊料

9.3.3納米銀燒結資料

9.4基板資料

9.4.1陶瓷基板概述及特性

9.4.2直接鍍銅陶瓷基板

9.4.3直接覆銅陶瓷基板

9.4.4活性釺焊陶瓷基板

9.5鍵合資料

9.5.1鋁線

9.5.2鋁帶

9.5.3鋁包銅線

9.5.4銅片

9.5.5金線

9.6電鍍資料

9.7小結

參考文獻

第10章功率電晶體封裝的發展趨勢與挑戰

10.1高電學效能

10.1.1增强電磁抗干擾性與電磁相容性

10.1.2降低封裝寄生電阻和寄生電感

10.2高散熱效能

10.2.1改進封裝結構

10.2.2改進封裝資料

10.2.3改進冷卻方法

10.3高可靠性

10.4小型化

10.4.1壓接式封裝

10.4.2緊湊型封裝

10.5高功率密度

10.6低成本

10.7集成化和智能化

10.8寬禁帶電晶體時代

10.8.1 SiC、GaN器件

10.8.2超寬禁帶半導體材料器件

10.9小結

參考文獻

------------------------------------------

【集成電路系統級封裝】

內容簡介

系統級封裝（System-in-Package，SiP）是一種通過封裝技術實現集成電路特定功能的系統綜合集成科技，它能有效實現局部高密度功能集成，减小封裝模塊尺寸，縮短產品開發週期，降低產品開發成本。 本書全面、系統地介紹系統級封裝技術，全書共9章，主要內容包括：系統集成的發展歷程，系統級封裝集成的應用，系統級封裝的綜合設計，系統級封裝集成基板，封裝集成所用晶片、元器件和資料，封裝集成關鍵技術及工藝，系統級封裝集成結構，集成功能測試，可靠性與失效分析。

作者簡介

梁新夫博士，江蘇長電科技股份有限公司高級副總裁、總工程師，畢業於西安交通大學材料科學及工程系、美國加州大學（爾灣）化學工程及材料科學系。 曾在美國、德國等國際一流企業從事研發和管理工作，擁有非常豐富的電晶體先進封裝技術研發和管理經驗。 在行業國際會議和國際覈心學術期刊上發表近20篇高水准論文，累計申請各類知識產權專利78項，尤其在SiP多晶片微模封裝（MCM-L）的開發中有多項世界首創科技。 2012年入選國家“****”，2013年入選江蘇省“雙創”人才，2015年起擔任中國國際電晶體科技大會聯席主席。

目錄

第1章系統集成的發展歷程

1.1系統級封裝技術的發展

1.1.1系統級封裝技術發展歷史

1.1.2系統級封裝技術的開發和專利申請

1.2系統級封裝的結構與特點

1.2.1 2D封裝結構

1.2.2 2.5D封裝結構

1.2.3 3D封裝結構

1.3系統級封裝的應用驅動

1.3.1系統級封裝的效能與功能

1.3.2系統級封裝的小型化、高性價比

1.3.3系統級封裝的可靠性

1.3.4系統級封裝的科技發展

參考文獻

第2章系統級封裝集成的應用

2.1系統級封裝在高性能處理器方面的應用

2.1.1系統級封裝在記憶體科技中的應用

2.1.2系統級封裝在高性能影像處理器與顯存科技中的應用

2.1.3系統級封裝在其他高性能處理晶片中的應用

2.2系統級封裝在無線通訊模塊中的應用

2.2.1系統級封裝應用於無線通訊模塊的優勢

2.2.2系統級封裝應用於無線通訊系統

2.2.3發展趨勢和挑戰

2.3系統級封裝技術在固態硬碟方面的應用

2.3.1 SSD原理

2.3.2 3D NAND和3D封裝集成SSD

2.3.3 3D集成封裝技術在SSD中的應用實例

2.3.4發展趨勢

2.4系統級封裝在電源模組、功率模組中的應用

2.4.1電源模組、功率模組的簡介

2.4.2電源、功率元器件半導體材料

2.4.3電源模組、功率模組封裝結構及關鍵技術

2.4.4電源模組、功率模組發展趨勢

2.5系統級封裝在MEMS中的應用

2.5.1 MEMS感測器系統級封裝的結構和先進互連科技

2.5.2 MEMS感測器的系統級封裝實例

2.5.3 MEMS系統級封裝發展趨勢與挑戰

2.6系統級封裝集成在智能手機、可穿戴設備、物聯網中的應用

2.6.1系統級封裝集成在智能手機中的應用

2.6.2系統級封裝集成在可穿戴設備中的應用

2.6.3系統級封裝集成在物聯網中的應用

2.6.4發展展望

參考文獻

第3章系統級封裝的綜合設計

3.1系統級封裝設計導論

3.2系統級封裝設計概述

3.2.1設計流程

3.2.2封裝設計

3.2.3基板設計

3.2.4高密度結構設計

3.2.5可靠性設計

3.3電效能的分析與優化

3.3.1傳輸線的影響分析

3.3.2串擾分析與優化

3.3.3電磁干擾分析與優化

3.3.4電源完整性分析與優化

3.3.5高速系統板設計的分析與優化

3.4熱效能的分析與優化設計

3.4.1熱設計

3.4.2散熱機理

3.4.3 JEDEC標準

3.4.4熱模擬流程及熱模擬模型

3.4.5封裝散熱分析優化

3.5機械效能的分析與優化

3.5.1資料常規機械内容

3.5.2封裝中的應力優化

參考文獻

第4章系統級封裝集成基板

4.1陶瓷基板

4.1.1厚膜陶瓷基板

4.1.2薄膜陶瓷基板

4.1.3低溫共燒陶瓷基板

4.1.4高溫共燒陶瓷基板

4.2高密度金屬引線框架基板

4.2.1金屬引線框架資料

4.2.2金屬引線框架的制造技術

4.2.3高密度金屬引線框架

4.2.4大功率金屬引線框架

4.3高密度有機基板

4.3.1有機基板資料組成

4.3.2多層基板

4.3.3無芯基板

4.3.4超薄單層基板

4.3.5埋入式基板

4.3.6有機基板制造技術

4.4預包封引線互聯系統基板

4.4.1單層MIS基板

4.4.2多層MIS基板

4.4.3埋入式MIS基板

4.4.4 MIS基板的制造技術

4.5轉接板

4.5.1轉接板的主要類型及應用

4.5.2轉接板的典型工藝流程

4.5.3轉接板的關鍵工藝科技

4.6扇出型晶圓級封裝無基板重佈線連接

4.6.1簡介

4.6.2結構和資料

4.6.3工藝流程及特點

4.6.4 FOWLP與有機基板封裝的性能對比

參考文獻

第5章封裝集成所用晶片、元器件和資料

5.1晶片

5.1.1晶片的分類

5.1.2晶片的封裝形式

5.2無源元器件

5.2.1貼片電阻

5.2.2貼片電容

5.2.3貼片電感

5.3集成無源器件

5.3.1表面貼裝陶瓷集成無源器件

5.3.2晶圓級集成無源器件

5.3.3無源元器件埋入式基板集成

5.4濾波器、晶振、天線、指紋感測器

5.4.1訊號濾波器

5.4.2晶振

5.4.3天線

5.4.4指紋感測器

5.5封裝關鍵資料

5.5.1裝片膠資料

5.5.2凸點資料

5.5.3引線鍵合資料

5.5.4塑封料

5.5.5錫焊球資料

參考文獻

第6章封裝集成關鍵技術及工藝

6.1表面貼裝工藝

6.1.1 SMT工藝

6.1.2系統級封裝高密度貼裝工藝

6.1.3 SMT工藝關鍵技術

6.1.4 SMT設備

6.1.5 SMT資料

6.2引線鍵合工藝

6.2.1引線鍵合過程

6.2.2金屬絲引線鍵合的工藝難點

6.2.3引線鍵合的精確控制

6.3倒裝工藝

6.3.1倒裝工藝背景和歷史

6.3.2倒裝晶片互連結構

6.3.3凸點下層金屬化

6.3.4 UBM金屬層的製備

6.3.5凸點資料的選擇與製備

6.3.6倒裝鍵合工藝

6.4底部填充工藝

6.4.1底部填充工藝的作用

6.4.2底部填充工藝和相關主要資料

6.4.3底部填充資料的關鍵效能

6.4.4底部填充資料的發展趨勢

6.5矽通孔工藝

6.5.1矽通孔制造技術

6.5.2深反應離子蝕刻

6.5.3絕緣層沉積

6.5.4擴散阻擋層和種子黏附層的沉積

6.5.5矽通孔鍍銅

6.6重佈線工藝

6.6.1電鍍銅重佈線

6.6.2大馬士革重佈線

6.6.3金屬蒸鍍+金屬剝除重佈線

6.7臨時鍵合與解鍵合工藝

6.7.1熱/機械滑移式臨時鍵合與解鍵合

6.7.2化學浸泡式臨時鍵合與解鍵合

6.7.3雷射式臨時鍵合與解鍵合

6.8塑封工藝

6.8.1塑封前等離子清洗

6.8.2塑封工藝的分類

6.8.3影響塑封工藝的關鍵因素

6.8.4塑封後固化烘烤

參考文獻

第7章系統級封裝集成結構

7.1陶瓷封裝集成結構

7.1.1陶瓷封裝的類型及工藝

7.1.2多腔陶瓷封裝結構

7.1.3採用不同基板的陶瓷封裝結構

7.1.4基板與外殼一體化的陶瓷封裝結構

7.1.5陶瓷封裝疊層結構

7.2多晶片堆疊封裝結構

7.2.1封裝體內裸晶片堆疊的方案

7.2.2主要相關工藝科技介紹

7.3埋入式封裝結構

7.3.1埋入式基板

7.3.2預包封引線互聯系統基板封裝結構

7.4封裝體堆疊封裝結構

7.4.1 PoP封裝結構簡介

7.4.2 PoP底部封裝結構及工藝

7.4.3 PoP結構的現狀和發展

7.5雙面封裝結構

7.5.1引線鍵合雙面封裝結構

7.5.2雙面封裝流程

7.6 MEMS封裝結構

7.6.1 MEMS產品

7.6.2 MEMS感測器種類和應用

7.6.3 MEMS感測器封裝結構

7.6.4晶圓級晶片封裝

7.7 2.5D封裝結構

7.7.1 2.5D矽轉接板封裝結構

7.7.2 2.5D封裝的工藝流程

7.7.3 2.5D埋入式多晶片橋連封裝結構

7.7.4 2.5D無轉接板封裝結構

7.7.5 2.5D封裝技術的現狀和發展

7.8扇出型封裝結構

7.8.1晶片朝下的扇出型系統級封裝

7.8.2晶片朝上的扇出型系統級封裝

7.8.3 2.5D扇出型系統級封裝結構

7.8.4 EWLB堆疊封裝結構

7.8.5集成扇出型堆疊封裝結構

7.8.6扇出型系統級封裝的發展趨勢

參考文獻

第8章集成功能測試

8.1系統級封裝測試

8.1.1晶圓測試

8.1.2封裝成品測試

8.1.3可靠性測試

8.1.4板級系統測試

8.1.5系統級封裝成品測試流程

8.2系統級封裝測試項目

8.2.1系統級封裝通用測試項目

8.2.2類比電路測試項目

8.2.3數位電路測試項目

8.2.4射頻電路測試項目

8.2.5混合訊號電路測試項目

8.3測試機

8.3.1測試機市場

8.3.2測試機結構

8.3.3測試機選型

8.4系統級封裝測試技術要求

8.5系統級封裝量產測試

8.6系統級封裝測試的發展趨勢

參考文獻

第9章可靠性與失效分析

9.1系統級封裝可靠性

9.1.1系統級封裝的可靠性要求

9.1.2系統級封裝的可靠性

9.2可靠性試驗

9.2.1塑封晶片短時間封裝可靠性試驗

9.2.2塑封晶片長時間封裝可靠性測試

9.2.3板級可靠性加速測試

9.3失效分析

9.3.1熱點分析科技

9.3.2無損探傷科技

9.3.3聚焦離子束科技

9.3.4剝層科技

9.3.5失效分析方法與流程

9.3.6其他失效分析手段

9.4系統級封裝常見失效模式

9.4.1晶片常見缺陷

9.4.2多晶片封裝集成常見失效模式

9.4.3多晶片堆疊封裝常見失效模式

9.4.4 PoP常見失效模式

9.4.5 MEMS封裝常見失效模式

9.5系統級封裝典型失效案例分析

9.5.1板級案例分析――焊錫橋連

9.5.2板級案例分析――金屬殘留

9.5.3板級案例分析――靜電釋放短路

9.5.4板級案例分析――電力超載開路

9.5.5板級案例分析――焊錫流失開路

9.5.6板級案例分析――元器件觸碰失效

9.5.7板級案例分析――元器件錫橋連

9.6系統級封裝可靠性持續改善

9.6.1內應力與結合强度

9.6.2玻璃轉換溫度

9.6.3减小潜變應力

參考文獻

通用術語

------------------------------------------

【集成電路先進封裝資料】